早在2007年上半年PCI-E 2.0版規范剛剛公布的時候，PCI Express技術標準組織PCI-SIG就準備用兩年多的時間將其快速進化到第三代，但是誰也沒想到PCI-E 3.0的醞釀過程會如此一波三折，直到3年半以后才最終修成正果。
PCI-SIG主席兼總裁幾乎內牛滿面：“PCI-SIG始終致力于I/O創新，我們也很驕傲地向我們的成員發布PCI-E 3.0規范。PCI-E 3.0架構從細節上對前兩代PCI-E規范進行了極大地改進，為我們的成員在各自領域繼續創新提供了所必需的性能和功能。”
在對可制造性、成本、功耗、復雜性、兼容性等諸多方面進行綜合、平衡之后，PCI-E 3.0規范將數據傳輸率提升到8GHz|8GT/s(最初也預想過10GHz)，并保持了對PCI-E 2.x/1.x的向下兼容，繼續支持2.5GHz、5GHz信號機制?；诖?，PCI-E 3.0架構單信道(x1)單向帶寬即可接近1GB/s，十六信道(x16)雙向帶寬更是可達32GB/s。
PCI-E 3.0同時還特別增加了128b/130b解碼機制，可以確保幾乎100%的傳輸效率，相比此前版本的8b/10b機制提升了25%，從而促成了傳輸帶寬的翻番，延續了PCI-E規范的一貫傳統。
新規范在信號和軟件層的其他增強之處還有數據復用指示、原子操作、動態電源調整機制、延遲容許報告、寬松傳輸排序、基地址寄存器(BAR)大小調整、I/O頁面錯誤等等，從而全方位提升平臺效率、軟件模型彈性、架構伸縮性。
PCI-E 3.0規范完整文檔現已向PCI-SIG組織成員公布其中詳細描述了PCI-E架構、互聯屬性、結構管理、編程接口等等，但沒有公開發表。首批相關產品預計會在2011年出現。
