美洲豹的架構體系與Bobcat類似，不同于Atom使用順序指令架構(in order)，AMD的低功耗產品也堅持使用亂序指令體系(out of order)，前者的結構簡單，但是后者的性能更強。

此外，美洲豹也要與時俱進，支持SSE 4.1、SSE 4.2、AVX及AES指令，同時還支持虛擬化功能，不過這一點沒有具體細節。

美洲豹將使用28nm工藝制造，每個內核的面積只有3.1mm2，而Bobca使用40nm工藝制造，每個內核面積有4.9mm2。

前端部分與Bobcat的結構大部分相同，都是2路32KB指令緩存，512 4KB頁面，2發射解碼，但是美洲豹做了增強，改進了IC預取器，提升了性能。

整個架構最大的變化是增加了硬件除法器(Hardware divider)，這也是Llano所不具備的功能。

浮點單元部分依然是2條執行管線，亂序指令調度，但是原生128bit浮點單元現在可以執行更復雜的操作，并通過加倍dumping支持256bit AVX指令。

另外，L1數據緩存還是32KB，但是AMD做了存儲/載入優化，現在它也可以通過128bit通道連接浮點單元。

L2緩存部分AMD也做了較大調整，這也是與Bobcat架構區別較大的地方。2MB緩存被一條L2界面分成4部分512KB的區塊，每部分L2D都是獨占的，這一設計其實跟剛剛介紹過的Steamroller架構的動態L2緩存差不多，以1/4隔斷按需分配L2緩存，不用的就可以關閉以節省能耗，主要目的就是省電，特別是對美洲豹這樣面向便攜平臺設計的處理器來說，節能降耗對提升續航意義重大。

另外，為了節能AMD還為美洲豹的每個內核增加了C6狀態，可以獨立啟用或者關閉。

至于性能提升，AMD稱IPC(每周期指令)性能提升了15%，其中頻率提升貢獻了10%，換句話說架構設計帶來的性能提升微乎其微，美洲豹的目標應該集中在升級制程，降低功耗，提升續航，減少核心面積等方面，反正性能也不是這類處理器的主要出發點。

美洲豹處理器將在明年發布，不過Intel明年也會發布22nm工藝的新一代Atom處理器Valleyview，后者在制程上及SOC上很有優勢，二者的遭遇戰又會如何呢?