內存，上承處理器與緩存系統，下接硬盤與其他外設，其重要性不可低估。但身居要職的內存在響應速度上一直無法讓人滿意，1993年JEDEC推出 SDRAM標準以來內存的應速度一直被處理器遠遠甩在身后。這導致處理器不得不集成更大的緩存，并以復雜的指令調度策略來彌補內存低響應速度帶來的負面影響。
降低DRAM延遲很難嗎?很遺憾，是的。就在延遲降低無望的情況下，內存行業發現了另一個發展方向———帶寬與容量。既然緩存會盡力彌補響應時間，那么只要內存能夠快速交付大批量數據，整個系統仍可高速運轉。于是1997年JEDEC起草了新一代SDRAM內存的標準。新內存的最大亮點在于，它能夠在時鐘的上升沿與下降沿各傳輸一次數據，DDR(Double Date Rate雙倍速率)由此得名。同樣的時鐘頻率，加倍的理論帶寬，巧妙回避了信號完整性的設計難題，持續加大容量，這成為了后續內存模組的基本發展思路。實踐證明，這個思路超前地正確。當今的計算系統，無論是片上多核，還是SIMD架構，都會比以前更加頻繁地訪問內存，系統需要更大的內存帶寬才能發揮出并行指令的威力。慶幸的是，DDR在持續動蕩的IT行業里沒有迷失發展方向。十五年后的今天，DDR3雙通道內存的帶寬已經突破20GB/s，讀寫速度也殺氣騰騰地逼近了處理器的最后一級緩存。
